OD門即漏極開路。也就是最右端的MOS管的漏極什么都不接。當左端輸入低電平時，...OD門即漏極開路。也就是最右端的MOS管的漏極什么都不接。當左端輸入低電平時，右端的MOS管輸出為低電平。然而當左端輸入高電平時，由于右端的MOS管漏極處于開路狀...
OC門即集電極開路。也就是三極管的集電極什么都不接。當左端輸入低電平時，右端...OC門即集電極開路。也就是三極管的集電極什么都不接。當左端輸入低電平時，右端的三極管輸出為低電平。然而當左端輸入高電平時，由于右端的三極管集電極處于開路狀...
三態門輸出電路除了有高低電平兩個狀態之外，還有第三個狀態--Hi-Z高阻態；三態門輸出電路除了有高低電平兩個狀態之外，還有第三個狀態--Hi-Z高阻態；
傳輸門-概念 可當作模擬開關，用來傳輸連續的模擬電壓信號；在Verilog門級描述...傳輸門-概念 可當作模擬開關，用來傳輸連續的模擬電壓信號；在Verilog門級描述中，類似于：bufif0/bufif1的作用；
在CMOS電路中為了滿足輸出電平變換，吸收大負載電流以及實現線與連接等需要，需...在CMOS電路中為了滿足輸出電平變換，吸收大負載電流以及實現線與連接等需要，需要將輸出級電路結構改為漏極開路輸出的MOS管，構成漏極開路輸出(Open-Drain Output...
假設Q為低電平，則非門2的輸入端為高電平，經過R對C充電，C的電壓上升，直到非...假設Q為低電平，則非門2的輸入端為高電平，經過R對C充電，C的電壓上升，直到非門1輸入端的電壓達到反轉電壓，此時非門1的輸出變為低電平，Q變為高電平。
