CMOS反相器功耗分析,動(dòng)態(tài)、靜態(tài)功耗-KIA MOS管

CMOS反相器功耗

CMOS反相器由NMOS晶體管和PMOS晶體管連接在一起組成。

當(dāng)輸入端被驅(qū)動(dòng)至邏輯高電壓時(shí)，上部PMOS晶體管阻斷電流，下部NMOS晶體管導(dǎo)通電流。因此，輸出端子通過低電阻路徑連接到0 V。

當(dāng)輸入端被驅(qū)動(dòng)至邏輯低電壓時(shí)，PMOS導(dǎo)通，NMOS阻斷。輸出通過低電阻路徑連接到VDD型。

這樣，邏輯高電平輸入產(chǎn)生邏輯低電平輸出，邏輯低電平輸入產(chǎn)生邏輯高電平輸出。

動(dòng)態(tài)功耗

每當(dāng)電流流過導(dǎo)電元件時(shí)，就會(huì)消耗功率。我們?cè)诠β实幕竟街锌吹搅诉@種關(guān)系：P = I x V 雖然CMOS反相器在穩(wěn)態(tài)下不需要電流，但在其邏輯轉(zhuǎn)換過程中會(huì)消耗功率。

這種動(dòng)態(tài)功率損耗有兩種類型：

開關(guān)功耗

短路功耗

開關(guān)功耗

當(dāng)輸入邏輯轉(zhuǎn)換發(fā)生時(shí)，瞬態(tài)電流必須流動(dòng)，以便對(duì)電路中的電容進(jìn)行充電或放電。在低輸出到高輸出轉(zhuǎn)換期間，電流流動(dòng)以對(duì)負(fù)載電容進(jìn)行充電，因?yàn)檩敵鲭妷涸黾拥絍DD型.下圖顯示了該電流所采用的路徑。

CMOS反相器功耗

圖.從低輸出到高輸出轉(zhuǎn)換期間的充電電流。

電流也會(huì)在高低輸出轉(zhuǎn)換期間流動(dòng)（如圖），當(dāng)輸出電壓降至地電位時(shí)，電容會(huì)放電。

CMOS反相器功耗

圖.從高到低輸出轉(zhuǎn)換期間的放電電流。

為了估算CMOS反相器的開關(guān)損耗，我們使用以下公式：

CMOS反相器功耗

公式中：

CL 是預(yù)期的負(fù)載電容f 是開關(guān)頻率。CL × VDD2計(jì)算一個(gè)開關(guān)周期所需的能量。為了將這個(gè)結(jié)果從能量轉(zhuǎn)換為功率，我們將其乘以每秒循環(huán)次數(shù) （f），得到上面的等式。

短路功耗

另一種動(dòng)態(tài)功耗是由短路電流引起的。也稱為擊穿電流，這是反相器邏輯電平轉(zhuǎn)換期間發(fā)生的瞬態(tài)情況。

當(dāng) CMOS 反相器處于邏輯狀態(tài)時(shí)，其兩個(gè)晶體管之一處于非導(dǎo)通模式。因此，電流不容易從V DD流向地。然而，當(dāng)反相器改變狀態(tài)時(shí)，會(huì)出現(xiàn)一個(gè)短暫的交叉周期，在此期間，NMOS 和 PMOS 都具有一定程度的導(dǎo)電性。當(dāng)電流流過由此產(chǎn)生的短路時(shí)，能量就會(huì)損失（如圖）。

CMOS反相器功耗

圖 . NMOS 和 PMOS 晶體管在邏輯電平轉(zhuǎn)換期間短暫產(chǎn)生短路，會(huì)使電流從VDD流向地。

靜態(tài)功耗

理想情況下，CMOS反相器在穩(wěn)態(tài)工作時(shí)PMOS與NMOS不會(huì)同時(shí)導(dǎo)通，這就意味著穩(wěn)態(tài)時(shí)電源與地之間沒有通路，不會(huì)形成通路電流，靜態(tài)功耗為零，可實(shí)際電路里總有一些微弱的泄漏電流Istat流過源或漏與襯底之間的反偏二極管，如圖所示，此時(shí)的靜態(tài)功耗為：

CMOS反相器功耗