【電子精選】緩沖電路設計方法-KIA MOS管
信息來源：本站 日期：2023-01-29
1．圖所示的緩沖電路是通過CSNB 吸收LTRACE 積蓄的能量。因此，在緩沖電路中形成的LSNB 必須比LTRACE 小。
由于CSNB 中積蓄的能量基本不放電，靜電容量越大電壓尖峰抑制效果變好,但使用的電容器的等價串聯電感 (ESL) 也必須考慮到LSNB 中。一般來說，電容器的尺寸越大ESL 越大，在選擇靜電容量時要注意。
為了將LTRACE 中積蓄的能量全部用CSNB 吸收， 需以算式(2)所示靜電電容為依據選定電容。
2．RC 緩沖電路的設計
圖所示為RC緩沖電路動作時的電流路徑與CSNB緩沖電路一樣：
CSNB的數值由算式(2)決定，而RSNB 的參考值根據算式(3)求得。
fSW：開關頻率
VSNB：放電緩沖電壓（VDS_SURGE 的0.9 倍）
決定RSNB 之后，以算式(4)計算出RSNB 的消耗功率，選定功率滿足要求的電阻。
對于RC 緩沖電路，算式(4)追加了第二項，因為fSW 或VHVDC越高RSNB 所消耗的電力越大，PSNB 太大導致電阻選定困難時，必須降低CSNB 的靜電容量值重新計算。
另外，為了RC 緩沖電路充分吸收電壓尖峰，RSNB 和CSNB 的諧振頻率ωSNB 必須比電壓尖峰的諧振頻率ωSURGE 低很多，需要結合算式(5)所示的RC 緩沖電路的諧振頻率ωSNB 來確認。
3．放電型RCD 緩沖電路的設計
放電型RCD 緩沖電路的設計基本上與RC 緩沖電路相同。只是由于是通過二極管吸收的尖峰，所以不需要通過算式(5)確認諧振頻率。并且，二極管必須選定為恢復電流小的型號。
4．非放電型RCD 緩沖電路的設計
非放電型RCD 緩沖電路與放電型RCD 緩沖電路不同，RSNB消耗的電力僅限于電壓尖峰的能量，用于抑制容許損失的RSNB的選擇范圍很廣。因此可以增大CSNB 的靜電容量，提高鉗位的效果。
CSNB 由算式(2)決定，RSNB 由算式(3)決定,而RSNB 的消耗功率由算式(6)決定，沒有算式(4)中包含CSNB 及fsw 的第二項。
因此，由CSNB 或fsw 產生的消耗功率增加基本沒有，能選擇大的靜電容量的CSNB，不僅僅緩沖電路的鉗位效果更好，還能對應fsw 的高頻化。
下圖所示為非放電型RCD 緩沖電路動作時的放電路徑。因為上臂的尖峰朝向PGND、下臂的尖峰朝向HVdc，放電流經由RSNB 流動，不那么受線路電感影響。
另一方面，連接到MOSFET 的漏極源極之間的布線電感LSNB 因為電流變化大，電感值需要盡量小。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區金田路3037號金中環國際商務大廈2109
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。
<ul id="ou8ay"></ul>