【CMOS反相器】CMOS反相器的傳輸延時-KIA MOS管
信息來源：本站 日期：2022-10-28
CMOS延時單元的設計，如下圖所示，8bitDAC和9bit電容陣列一起控制輸出脈沖的形狀，輸出信號的時鐘沿延時一般都是通過改變反相器的電流和輸出電容來改變的。
如下圖所示的反相器，其傳輸延時是由NMOS和PMOS的等效電阻對負載電容Cload（一般指下一級輸入電容）充放電所消耗的時間決定的。
關于反相器中的一些延時定義如下：
定義tpLH為Vout由低電平翻轉至高電平的傳輸延時（以50%為參考），此時的CMOS反相器可等效為下表左圖所示的電路。
定義tpHL為Vout由高電平至低電平翻轉的傳輸延時，此時的CMOS反相器可等效為下表右圖所示的電路。統稱為propagation delay。tf和tr分別表示下降延時和上升延時，這里暫時不作討論。
從電壓角度列方程，傳輸延時的推導如下：
從電流角度看的話，就直接是RC電流充放電了，可以直觀理解：電流越大，延時越小，電流越小，延時越大。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。
<ul id="ou8ay"></ul>