mos管上拉電阻和下拉電阻區(qū)別圖文詳解-KIA MOS管
信息來源：本站 日期：2024-07-11
上拉電阻：將一個不確定信號（高或低電平），通過一個電阻與電源VCCQ相連，固定在高電平；
下拉電阻：將一個不確定信號（高或低電平），通過一個電阻與地GND相連，固定在低電平。
上拉是對器件注入電流；灌電流；當(dāng)一個接有上拉電阻的IO端口設(shè)置為輸入狀態(tài)時，它的常態(tài)為高電平；
下拉電阻：下拉是從器件輸出電流；拉電流；當(dāng)一個接有下拉電阻的IO端口設(shè)置為輸入狀態(tài)時，它的常態(tài)為低電平。
上拉電阻和下拉電阻的使用場景不同。
在實(shí)際電路中我們會經(jīng)常遇到器件輸出電壓幅度不足的情況，如果前級只能輸出0V-3V的電平，而后級系統(tǒng)需要一個0V-5V的高電平或者低電平，就可以利用上拉電阻，強(qiáng)制拉高前級的輸出電壓，但是這種方式只能夠?qū)㈦妷豪?V-5V之間。
同樣，當(dāng)輸出低電平不夠低時，可以利用下拉電阻將低電平拉低，至于能夠拉到多少電壓，取決于電阻的阻值。
在MOS管的開關(guān)電源中，一般會在NMOS管上加一個下拉電阻，在PMOS管柵加一個上拉電阻，大概在10K左右。
通常它起到這三個作用：
給MOS管柵極確定電平
防止靜電擊穿
提供放電路徑
MOS管在上電的時候會有一段時間呈現(xiàn)高阻態(tài)，在導(dǎo)通的情況下這種狀態(tài)是不受控制的，NMOS可能會受到高電頻干擾，PMOS會受到低電頻干擾，這很容易導(dǎo)致開關(guān)管被燒毀。
這時增加電阻能夠讓柵極是一個確定的電平，不再是一個高阻態(tài)。也就是說MOS管在上電時會一直保持關(guān)閉狀態(tài)，直到單片機(jī)控制它的開關(guān)。
此外，在呈現(xiàn)高阻態(tài)時容易積累一些靜電電荷，在一定程度時會在GS之間形成高電壓，MOS管容易擊穿并損壞，也需要電阻來進(jìn)行固定電平。
提供放電路徑這個我們之前講過，原因是mos管的GS存在寄生電容，電阻在斷電時為寄生電容提供一個放電路徑。
總結(jié)：
上拉電阻的目的是為了保證GPIO（低電平有效）無信號輸入時輸入端的電平為高電平，相反的，下拉電阻是為了保證GPIO（高電平有效）無信號輸入時輸入端的電平為低電平。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機(jī)：18123972950（微信同號）
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務(wù)大廈2109
請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。
<ul id="ou8ay"></ul>