閂鎖效應(yīng),閂鎖效應(yīng)解決方法-KIA MOS管

CMOS電路中，存在寄生的三極管PNPN,它們相互影響在VDD與GND間產(chǎn)生一低阻通路，形成大電流，燒壞芯片這就是閂鎖效應(yīng)。

閂鎖效應(yīng)是CMOS工藝所特有的寄生效應(yīng)，嚴(yán)重會導(dǎo)致電路的失效，甚至燒毀芯片。閂鎖效應(yīng)是由NMOS的有源區(qū)、P襯底、N阱、PMOS的有源區(qū)構(gòu)成的n-p-n-p結(jié)構(gòu)產(chǎn)生的，當(dāng)其中一個三極管正偏時，就會構(gòu)成正反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極管不會處于正偏狀態(tài)。

靜電是一種看不見的破壞力，會對電子元器件產(chǎn)生影響。ESD 和相關(guān)的電壓瞬變都會引起閂鎖效應(yīng)（latch-up），是半導(dǎo)體器件失效的主要原因之一。

如果有一個強電場施加在器件結(jié)構(gòu)中的氧化物薄膜上，則該氧化物薄膜就會因介質(zhì)擊穿而損壞。很細(xì)的金屬化跡線會由于大電流而損壞，并會由于浪涌電流造成的過熱而形成開路。這就是所謂的“閂鎖效應(yīng)”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。

閂鎖效應(yīng)

Latch up閂鎖效應(yīng)觸發(fā)原因：

1. 芯片一開始工作時VDD變化導(dǎo)致nwell和P substrate間寄生電容中產(chǎn)生足夠的電流，當(dāng)VDD變化率大到一定地步，將會引起Latch up。

2. 當(dāng)I/O信號變換超過VDD-GND范圍，會有較大電流產(chǎn)生，也會觸發(fā)Latch up

3. ESD靜電泄放時，會從保護電路中引入載流子到阱和襯底中，也會觸發(fā)Latch up

4. 負(fù)載過大，VDD或GND突變時也可能會觸發(fā)Latch up

5. 阱側(cè)面漏電流過大，也會觸發(fā)Latch up

Latch-up產(chǎn)生機制和抑制方法：

Latch-up產(chǎn)生機制

1.輸入或輸出電壓（I/O的信號）高于VDD電壓，芯片產(chǎn)生大電流，導(dǎo)致latch-up;

2.ESD靜電加壓，可能會從保護電路中引入少量帶電載流子到阱或襯底中，導(dǎo)致latch-up;

Latch-up抑制方法

1.保持低于芯片的絕對最大額定值。

2.使用氧化物隔離槽(oxide trench)和掩埋氧化物(buried oxide)層隔離NMOS和PMOS器件：

閂鎖效應(yīng)

3.如果不能使用oxide trench，可以使用guard rings。多子GuardRing ： P+ Ring環(huán)繞NMOS并接GND； N+ Ring環(huán)接PMOS并接VDD。使用多子保護環(huán)可以降低Rwell和Rsub的阻值，且可以阻止多數(shù)載流子到基極。

少子GuardRing ：制作在N阱中的N+ Ring環(huán)繞NMOS并接VDD; P+ Ring環(huán)繞PMOS并接GND。使用少子保護環(huán)可以減少因為少子注入到阱或襯底引發(fā)的閂鎖。

閂鎖效應(yīng)

4.減小正反饋環(huán)路的增益。減小寄生晶體管的放大倍數(shù)和Rw/Rs阻值都可以有效降低環(huán)路增益。增加阱和襯底摻雜濃度以降低Rwell和Rsub，例如，使用逆向摻雜阱。使NMOS和PMOS保持足夠的間距來降低引發(fā)SCR的可能。Sub接觸孔和Well接觸孔應(yīng)盡量靠近源區(qū)。以降低Rwell和Rsub的阻值。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)金田路3037號金中環(huán)國際商務(wù)大廈2109

請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供 MOS管技術(shù)幫助

免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。