關于MOS管導通電阻的詳細解析-KIA MOS管

MOS管導通電阻

N溝道增強型的MOS是當UGS大于一定值時就會導通,P溝道增強型的MOS是當UGS小于一定值時就會導通。

即使MOS管完全導通后，也是有導通電阻存在的，RDS(ON)是指當UGS=10V時， D、S兩極之間的導通電阻。

導通電阻RDS(ON)的大小并不是一個固定值,它跟溫度有關，溫度越高,RDS(ON)就越大。

比如下圖就是一款MOS管的RDS(ON)與結溫的關系圖。

可以看到，在不同的結溫下，會有不同的RDS(ON),比如在20℃時是0.75Ω。

在使用MOS管設計開關電源或者驅動電路的時候，一般要考慮一下MOS的導通電阻。

因為電流在D極和S極流過時，就會在這個電阻上消耗能量,這部分消耗的能量叫做導通損耗。

選擇導通電阻小的MOS管能減小一定的導通損耗，現在小功率的MOS管的導通電阻一般是幾毫歐到幾十毫歐左右。

如果想要耐壓越高，內部結構就要做得越厚，所以耐壓越高的MOS導通電阻RDS(ON)會越大。

導通電阻的大小除了可以通過查閱芯片的數據手冊來查看，也可以自己進行簡單測量，在導通情況下，測出流過MOS的電流ID和電壓UDS,電壓UDS除以電流ID就是導通電阻了。

降低高壓MOSFET導通電阻的原理與方法

1、不同耐壓的MOSFET的導通電阻分布

不同耐壓的MOSFET，其導通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET，其外延層電阻僅為 總導通電阻的29%，耐壓600V的MOSFET的外延層電阻則是總導通電阻的96.5%。

由此可以推斷耐壓800V的MOSFET的導通電阻將幾乎被外 延層電阻占據。欲獲得高阻斷電壓，就必須采用高電阻率的外延層，并增厚。這就是常規高壓MOSFET結構所導致的高導通電阻的根本原因。

2、降低高壓MOSFET導通電阻的思路

增加管芯面積雖能降低導通電阻，但成本的提高所付出的代價是商業品所不允許的。引入少數載流子導電雖能降低導通壓降，但付出的代價是開關速度的降低并出現拖尾電流，開關損耗增加，失去了MOSFET的高速的優點。

以上兩種辦法不能降低高壓MOSFET的導通電阻，所剩的思路就是如何將阻斷高電壓的低摻雜、高電阻率區域和導電通道的高摻雜、低電阻率分開解決。

如除導通時低摻雜的高耐壓外延層對導通電阻只能起增大作用外并無其他用途。這樣，是否可以將導電通道以高摻雜較低電阻率實現，而在MOSFET關斷時，設法使 這個通道以某種方式夾斷，使整個器件耐壓僅取決于低摻雜的N-外延層。

基于這種思想，1988年INFINEON推出內建橫向電場耐壓為600V的 COOLMOS，使這一想法得以實現。內建橫向電場的高壓MOSFET的剖面結構及高阻斷電壓低導通電阻的示意圖如圖所示。

與常規MOSFET結構不同，內建橫向電場的MOSFET嵌入垂直P區將垂直導電區域的N區夾在中間，使MOSFET關斷時，垂直的P與N之間建立橫向電場，并且垂直導電區域的N摻雜濃度高于其外延區N-的摻雜濃度。

當VGS＜VTH時，由于被電場反型而產生的N型導電溝道不能形成，并且D，S間加正電壓，使MOSFET內部PN結反偏形成耗盡層，并將垂直導電的N 區耗盡。

這個耗盡層具有縱向高阻斷電壓，如圖（b）所示，這時器件的耐壓取決于P與N-的耐壓。因此N-的低摻雜、高電阻率是必需的。

當CGS＞VTH時，被電場反型而產生的N型導電溝道形成。源極區的電子通過導電溝道進入被耗盡的垂直的N區中和正電荷，從而恢復被耗盡的N型特性，因此導電溝道形成。由于垂直N區具有較低的電阻率，因而導通電阻較常規MOSFET將明顯降低。

通過以上分析可以看到：阻斷電壓與導通電阻分別在不同的功能區域。將阻斷電壓與導通電阻功能分開，解決了阻斷電壓與導通電阻的矛盾，同時也將阻斷時的表面PN結轉化為掩埋PN結，在相同的N-摻雜濃度時，阻斷電壓還可進一步提高。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助