分析MOS管開關對輸入端電源的影響-KIA MOS管
信息來源：本站 日期：2022-09-22
MOS管做開關是一種常用的方式，在電路中比較常用的是一個三極管加一個MOS管，或者一個NMOS加一個PMOS。常用電路如圖所示。本文分析基于圖2電路引起的MOS管做開關對輸入端電源的影響。
圖1 三極管加MOS管形式開關電路
圖2 NMOS加PMOS形式開關電路
在使用圖2做電源開關時，檢測電源的波形發現，在開關導通的過程中對電源的輸入端有一個電源下拉的現象。其使用環境為，輸入電壓為DC5V，輸出DC5V，開關控制為LVTTL電平（3.3V）。其檢測的情況如下所示。
MOS管緩沖電容對電源開關的影響
當沒有添加緩沖電容（圖中C305，C302，C304，C303）的時候，其對電源下拉到4.2V以下。其檢測波形如圖3所示；
當只添加前端緩沖電容（C302，C305）時其電源下拉情況明顯改善，電源下拉到4.5V左右，其檢測波形如圖4所示；
當只添加后端緩沖電容(C303，C304)時，其電源下拉情況也得到明顯的改善，電源下拉到4.7V左右，其波形如圖5所示；
當前后端緩沖電容（C305，C302，C304，C303）都加上時，其電源下拉情況和只添加后端電容時，區別不大。
MOS管緩沖電阻對電源開關的影響
這里的緩沖電阻只測試了后端MOS管的緩沖電阻（R112）對電源開通時的影響。其測試條件為圖2種有后端緩沖電容的情況。
當緩沖電阻（R112）為1K時，其后端電壓上升時間為2.2ms，下拉影響在4.7V左右，波形上有明顯的下拉跡象，波形如所示；
當緩沖電阻（R112）為12K時，其后端電壓上升時間為19ms，下拉影響在4.8V左右，波形上沒有有明顯的下拉跡象，波形如所示；
問題原理分析
MOS管做開關時對電源有一個固有的下拉現象，但可以通過控制MOS管的緩沖電阻、電容來改變MOS管的開通時間，從而控制電源下拉的幅度以及波形的平緩程度。
找到一個MOS管的開關時間的波形圖，可以支撐上面的推論。其圖如下所示。
圖8 MOS管開關時間測試電路與波形
其開關波形過程分析如下所示：
當還沒發下拉脈沖時，VGS=0，VDS=-VDD，此時MOS管關斷；
當發送下拉脈沖時，VGS逐漸減小，VDS逐漸增加，此時MOS管開通，穩定時，VGS<0，VDS=0(PMOS的導通條件是VGS<0)；
MOS管做開關時，對電源下拉就是這個VDS上升與VGS下降造成的，，而下拉幅度就是滿值到VDS與VGS的交叉點。
而在一個固定的電路中，最初與最終的VGS、VDS值是固定了的，我們能改變的就是Td(on)與Tr值（即我們可以通過外面的緩沖電阻與電容調節開關的導通時間）。當Td(on)與Tr值增大后，VGS與VDS的交叉點就相應往上抬了，則開通時對電源的下拉幅度就會小一些。
用MOS管做開關時，對電源的下拉是必然有，但我們可以調節其下拉的幅度，因此電路中建議預留處緩沖電容與電壓的位置（根據自己需要保留其一個或者全留）。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。
<ul id="ou8ay"></ul>