電路圖干貨|MOS管調壓電路-KIA MOS管
信息來源：本站 日期：2021-03-29
MOS驅動，有幾個特別的需求；
1.低壓應用
當使用5V電源,這時候如果使用傳統的圖騰柱結構,由于三極管的be有0.7V左右的壓降,導致實際最終加在gate上的電壓只有4.3V。這時候,我們選用標稱gate電壓4.5V的MOS管就存在一定風險。同樣的問題也發生在使用3V或者其他低壓電源的場合。
2.寬電壓應用
輸入電壓并不是一個固定值,它會隨著時間或者其他因素而變動。這個變動導致PWM電路提供MOS管的驅動電壓是不穩定的。
為了讓MOS管在高gate電壓下安全,很多MOS管內置了穩壓管強行限制gate電壓的幅值。在這種情況下,當提供的驅動電壓超過穩壓管的電壓,就會弓|起較大的靜態功耗。
同時,如果簡單的用電阻分壓的原理降低gate電壓,就會出現輸入電壓比較高的時候, MOS管工作良好,而輸入電壓降低的時候gate電壓不足,引起導通不夠徹底,從而增加功耗。
3.雙電壓應用
在一些控制電路中,邏輯部分使用典型的5V或者3.3V數字電壓,而功率部分使用12V甚至更高的電壓。兩個電壓采用共地方式連接。
這就提出一個要求，需要使用一個電路，讓低壓側能夠有效的控制高壓側的MOS管，同時高壓側的MOS管也同樣會面對1和2中提到的問題。
在這三種情況下，圖騰柱結構無法滿足輸出要求，而很多現成的MOS驅動IC，似乎也沒有包含gate電壓限制的結構。
現在有一個相對通用的電路來滿足這三種需求。
電路圖如下：
圖1用于NMOS的驅動電路
圖2用于PMOS的驅動電路
這里針對NMOS驅動電路做一個簡單分析：
Vl和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是Vl不應該超過Vh。
Q1和Q2組成了一個反置的圖騰柱，用來實現隔離，同時確保兩只驅動管Q3和Q4不會同時導通。R2和R3提供了PWM電壓基準,通過改變這個基準,可以讓電路工作在PWM信號波形比較陡直的位置。
Q3和Q4用來提供驅動電流,由于導通的時候, Q3和Q4相對Vh和GND最低都只有一個Vce的壓降,這個壓降通常只有0.3V左右,大大低于0.7V的Vce。
R5和R6是反饋電阻,用于對gate電壓進行采樣,采樣后的電壓通過Q5對Q1和Q2的基極產生一個強烈的負反饋,從而把gate電壓限制在一個有限的數值。這個數值可以通過R5和R6來調節。
最后，R1提供了對Q3和Q4的基極電流限制, R4提供了對MOS管的gate電流限制, 也就是Q3Q4的Ice的限制。必要的時候可以在R4上面并聯加速電容。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
<ul id="ou8ay"></ul>