MOS管知識解析|如何降低MOS的失效率-KIA MOS管

如何以最小代價降低MOS的失效率

如何降低MOS的失效率：在高端MOS的柵極驅(qū)動電路中，自舉電路因技術(shù)簡單、成本低廉得到了廣泛的應(yīng)用。然而在實際應(yīng)用中，MOS常莫名其妙的失效，有時還伴隨著驅(qū)動IC的損壞。如何解決？一個合適的電阻就可搞定問題。

【問題分析】

降低MOS的失效率

圖為典型的半橋自舉驅(qū)動電路，由于寄生電感的存在，在高端MOS關(guān)閉后，低端MOS的體二極管鉗位之前，寄生電感通過低端二極管進(jìn)行續(xù)流，導(dǎo)致VS端產(chǎn)生負(fù)壓，且負(fù)壓的大小與寄生電感與成正比關(guān)系。

該負(fù)壓會把驅(qū)動的電位拉到負(fù)電位，導(dǎo)致驅(qū)動電路異常，還可能讓自舉電容過充電導(dǎo)致驅(qū)動電路或者柵極損壞。由于IC的驅(qū)動端通常都有寄生二極管，當(dāng)瞬間的大電流流過驅(qū)動口的二極管時，很可能引發(fā)寄生SCR閉鎖效應(yīng)，導(dǎo)致驅(qū)動電路徹底損壞。

【解決方法】

降低MOS的失效率

如何降低MOS的失效率：如上圖所示，在自舉驅(qū)動芯片VS端與Q1的源極之間增加一個電阻Rvs，該電阻不僅是自舉限流電阻，同時還是導(dǎo)通電阻和關(guān)斷電阻。

由于占空比受自舉電容影響，該電阻值一般不能取得較大，推薦值為3~10Ω較為適宜。電阻和自舉電容的容值與其充電時間可以由以下公式得出：

降低MOS的失效率

其中C是自舉電容容值，D為最大占空比

對于減小高端MOS驅(qū)動的寄生振蕩，除通過增加驅(qū)動端的電阻發(fā)揮作用外，在印制電路板的設(shè)計中，還可注意以下一些細(xì)節(jié)，將寄生振蕩降到最低。

如：自舉二極管應(yīng)緊靠自舉電容，功率布線盡量短且走線圓滑，直插器件應(yīng)緊貼PCB以減小寄生電感等。

廠家簡介

KIA半導(dǎo)體專業(yè)生產(chǎn)MOS管場效應(yīng)管廠家（國家高新技術(shù)企業(yè)）成立于2005年，公司成立初期就明確立足本土市場，研發(fā)為先導(dǎo)，了解客戶需求，運用創(chuàng)新的集成電路設(shè)計方案和國際同步研發(fā)技術(shù);

結(jié)合中國市場的特點，向市場推出了BIPOLAR,CMOS,MOSSFET等電源相關(guān)產(chǎn)品，產(chǎn)品的穩(wěn)定性，高性價比，良好的服務(wù)，以及和客戶充分的技術(shù)，市場溝通的嚴(yán)謹(jǐn)態(tài)度，在移動數(shù)碼，LCE,HID,LED,電動車，開關(guān)電源，逆變器，節(jié)能燈等領(lǐng)域深得客戶認(rèn)可。

這過去的2007年，KIA一韓國技術(shù)研發(fā)人員為核心的設(shè)計團(tuán)隊，成功完成最新型工藝為代表MOSFET產(chǎn)品的設(shè)計和生產(chǎn)定型，大幅度降低了產(chǎn)品的RDS(ON)，提高客戶產(chǎn)品的轉(zhuǎn)換效率，并率先將該類型產(chǎn)品在中國市場推出，產(chǎn)品的相關(guān)測試數(shù)據(jù)均達(dá)到歐美同類產(chǎn)品，同樣這高溫可靠性和穩(wěn)定性方面表現(xiàn)優(yōu)秀。

降低MOS的失效率

KIA半導(dǎo)體持續(xù)改進(jìn)，永不止步期待與您一起努力向市場提供，更高性價比產(chǎn)品，共同提升核心競爭力。KIA從研發(fā)設(shè)計到制造封裝，再到倉儲和物流等擁有專業(yè)的團(tuán)隊，讓客戶從一個想法變成成品，讓客戶產(chǎn)品亮點無限擴(kuò)大的一體化服務(wù)。

降低MOS的失效率